近年來,隨著科技和工業(yè)的快速發(fā)展,絕對值編碼器在其通信技術(shù)方面也在逐步地優(yōu)化與完善,其中SSI協(xié)議的輸出方式在絕對值編碼器領(lǐng)域中應(yīng)用比較廣泛。詳細(xì)闡述了SSI協(xié)議的通信方式,設(shè)計(jì)出硬件電路,并采用Verilog語言實(shí)現(xiàn)了SSI通信協(xié)議。通過測試實(shí)驗(yàn),證明了該應(yīng)用系統(tǒng)抗干擾性強(qiáng)、性能可靠、通信速度快,具有潛在的市場價(jià)值。
SSI絕對值編碼器的工作原理是先將位移變成具有周期性的電信號,然后把這個信號轉(zhuǎn)換成計(jì)數(shù)脈沖,通過這樣的轉(zhuǎn)變,位移就可以通過脈沖輸出的多少來測量。編碼器主要依靠計(jì)數(shù)來記憶其位置,但是在突然斷電時(shí),如果編碼器稍微移動,那么再來電時(shí),記憶的零點(diǎn)就會偏移,造成不準(zhǔn)確和記憶損失。需要增加參考點(diǎn),也就是Z相,用參考位置來處理這些問題。但是此類型編碼器每次操作都要先找參考點(diǎn),抗干擾能力比較差,零點(diǎn)累計(jì)時(shí)也有誤差。如果選用絕對值編碼器這些問題都可以得到解決。
絕對值編碼器主要是把需要測量的位置信息傳輸給主控制系統(tǒng),然后通過主控制系統(tǒng)來發(fā)出控制信號。以前的絕對值編碼器大多采用并行輸出,在位數(shù)不多的情況下可以適用,一旦位數(shù)越來越多,則并行輸出就不適用了,因?yàn)榭偸浅霈F(xiàn)數(shù)據(jù)不準(zhǔn)確、錯誤等。比如在傳輸過程中,只要有一根數(shù)據(jù)線出現(xiàn)問題,就會影響到傳輸?shù)臄?shù)據(jù),從而影響到絕對值編碼器的正常工作。所以根據(jù)實(shí)際情況,SSI協(xié)議的輸出方式比較適合。它用串行輸出來替代并行輸出,通過采用差分的方式來提高數(shù)據(jù)在傳輸過程中的可靠性,抗干擾明顯增強(qiáng),同時(shí)為了通信雙方能夠準(zhǔn)確地發(fā)送和接收數(shù)據(jù),故采用同一個波特率。
SSI絕對值編碼器有兩種方法可以實(shí)現(xiàn)SSI協(xié)議,一種方法是用單片機(jī)模擬SSI通信,另外一種是用CPLD來實(shí)現(xiàn)SSI通信。用單片機(jī)模擬的關(guān)鍵技術(shù)主要包括兩個方面:同步時(shí)鐘信號的準(zhǔn)確獲取和數(shù)據(jù)起始位的準(zhǔn)確判斷。很明顯,這需要輸入端口和輸出端口,另外還需要一個定時(shí)器來實(shí)現(xiàn)單穩(wěn)態(tài)觸發(fā)器。在輸入端口捕獲時(shí)鐘的上升脈沖,遇到時(shí)鐘的一個下降脈沖時(shí)定時(shí)器開始工作。數(shù)據(jù)傳輸結(jié)束時(shí)定時(shí)器需要復(fù)位重新開始計(jì)數(shù)。